2nm工藝被視為下一代半導(dǎo)體工藝的關(guān)鍵技術(shù)突破，其優(yōu)勢在于能為芯片帶來更高性能和更低功耗，據(jù)媒體報(bào)道，三星已擬定計(jì)劃，預(yù)計(jì)于明年在韓國啟動(dòng)2nm制程技術(shù)的生產(chǎn)。

此外，該公司還計(jì)劃在2047年之前，于韓國投資500萬億韓元，興建一座超大規(guī)模的半導(dǎo)體生產(chǎn)基地，專注于2nm制程技術(shù)的制造。

而三星電子在近日的2023年四季度業(yè)績公告中表示，其晶圓代工部門已收獲一份2nm AI加速器訂單。

依據(jù)三星此前發(fā)布的技術(shù)路線圖，其2nm級SF2工藝預(yù)計(jì)于2025年面世。相較于三星的第二代3nm工藝3GAP，該工藝在同等頻率和復(fù)雜度條件下可提升25%的功耗效率，在同等功耗和復(fù)雜度條件下提高12%的性能，以及在同等性能和復(fù)雜度條件下降低5%的面積。

作為三星的主要競爭者，臺積電已在去年的研討會上揭示了2nm芯片的初步細(xì)節(jié)，并積極致力于推動(dòng)2nm工藝節(jié)點(diǎn)的進(jìn)展。

據(jù)悉，其首部機(jī)臺預(yù)計(jì)將于今年4月投入使用。據(jù)供應(yīng)鏈媒體透露，蘋果將成為首家采用臺積電2nm工藝的客戶，目前正與臺積電緊密合作，共同研發(fā)和實(shí)施2nm芯片技術(shù)。這一技術(shù)在晶體管密度、性能和效率方面有望超越現(xiàn)有的3nm芯片。

臺積電的2nm芯片計(jì)劃采用N2平臺，引入了GAAFET（全柵場效應(yīng)晶體管）納米片晶體管架構(gòu)以及背部供電技術(shù)，能夠以更小的晶體管尺寸和更低的工作電壓實(shí)現(xiàn)更快的速度。

據(jù)悉，臺積電研發(fā)的2nm制程技術(shù)，在保持相同功耗的前提下，能比3nm工藝實(shí)現(xiàn)10%至15%的速率提升；而在相同速率下，功耗可降低25%至30%。

編輯點(diǎn)評：

如今全球半導(dǎo)體產(chǎn)業(yè)正處于一個(gè)激烈的競爭時(shí)代，當(dāng)前臺積電、三星、英特爾等領(lǐng)先制程代工廠的技術(shù)研發(fā)不斷取得突破。

2nm級制程技術(shù)已逐漸成為競爭激烈的半導(dǎo)體代工市場焦點(diǎn)，相較于現(xiàn)在的手機(jī)使用的4nm工藝芯片，更高制程工藝無疑能夠?yàn)槭謾C(jī)用戶帶來更長的續(xù)航時(shí)間，更好的性能和發(fā)熱控制，以及更多的功能。