比利時微電子研究中心（IMEC）預(yù)測，芯片工藝將于2036年進入0.2nm時代。近日，IMEC提出了一條芯片工藝技術(shù)發(fā)展路徑，并預(yù)計人們通過在架構(gòu)、材料、晶體管的新基本結(jié)構(gòu)等方面的一系列創(chuàng)新，2036 年芯片工藝有望演進到0.2 nm。

IMEC是世界最著名的研究機構(gòu)之一，以半導(dǎo)體研究為重點，與英特爾、臺積電和三星、ASML、應(yīng)用材料公司均有廣泛合作。IMEC的路線圖可以讓人們對半導(dǎo)體行業(yè)即將出現(xiàn)的進步有更長遠的看法。

晶體管工藝微縮是芯片技術(shù)發(fā)展的關(guān)鍵。隨著工藝微縮的演進，芯片可以提高性能、降柢成本與功耗。現(xiàn)在，臺積電與三星正在致力于實現(xiàn)3nm工藝的量產(chǎn)。但是，隨著工藝微縮進入10nm以下，越來越接近物理極限，面臨的挑戰(zhàn)也越來越大，包括量子效應(yīng)對微芯片運行的干擾，內(nèi)存墻的存在，漏電流的增大，以及芯片復(fù)雜性增加造成的制造成本、設(shè)計工藝開發(fā)成本的增加等。
IMEC表示，光刻技術(shù)的不斷進步是進一步縮小尺寸的關(guān)鍵，同時人們還需要晶體管架構(gòu)的創(chuàng)新。從 2 nm 開始GAA架構(gòu)將是必不可少的。CFET晶體管架構(gòu)將是 GAA繼承者。CFET 晶體管將采用原子厚度的新型超薄二維單層材料，如二硫化鎢 (WS2) 或鉬。該器件路線圖與光刻路線圖相結(jié)合，將帶人們進入以“?！睘閱挝坏臅r代。